

課題番号	: F-16-RO-0029
利用形態	: 機器利用
利用課題名(日本語)	: SiC-MOSFET の作製
Program Title (English)	: Fabrication of SiC-MOSFET
利用者名(日本語)	: 花房宏明 <sup>1)</sup> , 井上純 <sup>2)</sup>
Username (English)	: H.Hanafusa <sup>1)</sup> , J.Inoue <sup>2)</sup>
所属名(日本語)	: 1) 広島大学大学院先端物質科学研究科, 2) 広島大学工学部
Affiliation (English)	: 1) Graduate School of Advanced Sciences of Matter, Hiroshima University, 2) School of Engineering, Hiroshima University.

## 1. 概要(Summary)

シリコンカーバイド(SiC)は高温、高線量下での利用が可能な半導体材料として注目され、デバイス作成プロセスの技術研究が盛んに行われている。SiC-MOSFET 作成プロセスの問題の一つとして、高温アニールが必要であることから、ゲートに用いる Si や絶縁膜の SiO<sub>2</sub> が耐えられず、セルフアラインプロセスが適用できない。しかしながら、我々が提案してきた急速な加熱・冷却が実現可能な TPJ アニールの研究 [1-2]により、セルフアラインプロセスを実現することが可能だと考え作製に取り組んだ。その結果、セルフアラインプロセス技術を用いたトランジスタ特性を実現した。本研究のイオン注入、ドライエッチング、リソグラフィの工程は広島大学ナノデバイスバイオ融合科学研究所の設備を利用した。

## 2. 実験(Experimental)

### 【利用した主な装置】

マスクレス露光装置・ドライエッチング装置・イオン注入装置

### 【実験方法】

p 型 4H-SiC 基板を RCA 洗浄 HF 処理後、プラズマ化学気相堆積(CVD)法により SiO<sub>2</sub> 膜を 50 nm 堆積後、アモルファスシリコン(a-Si)膜を 180 nm 堆積し、マスクレス露光装置を用いて、ゲート、ソース、ドレインのパターンを描画し、ドライエッチング、ウェットエッチングによりゲートと絶縁膜のパターンを形成し、P<sup>+</sup>をドーズ量  $5.0 \times 10^{15}$  cm<sup>-2</sup>、加速電圧 40 keV、基板温度 300°C にて高温イオン注入した。その後、CVD 法により SiO<sub>2</sub> 膜を 500 nm 堆積した後、基板の裏面に対して TPJ 照射による高温熱処理を行った。その後、マスクレス露光装置とウェットエッチングによりコンタクトホールを形成し、Ni を堆積した後、シリサイド化を行うことでオーミックコンタクトを形成した

## 3. 結果と考察(Results and Discussion)

TPJ アニールとセルフアライン技術を組み合わせて作製した SiC-MOSFET の I<sub>d</sub>-V<sub>g</sub> と I<sub>d</sub>-V<sub>d</sub> 特性を示す(Fig. 1)。I<sub>d</sub>-V<sub>g</sub> 特性(Fig. 1 (a))よりドレイン電流がゲート電圧の増加とともに上昇しており、また I<sub>d</sub>-V<sub>d</sub> 特性(Fig. 1 (b))では飽和特性が得られていることが読み取られる。したがって、イオン注入と活性化の両方が成功していることが示唆され、TPJ を用いたセルフアラインプロセスが達成されたと考えられる。これらの特性から、電子移動度 0.33 (cm<sup>2</sup> / V·s)、サブスレッショルドスイング(S factor)326 (mV/dec)、しきい値電圧 10.4 (V)を見積もった。




Fig. 1 (a) I<sub>d</sub>-V<sub>g</sub> and (b) I<sub>d</sub>-V<sub>d</sub> characteristics of the SiC-MOSFET

## 4. その他・特記事項(Others)

### ・参考文献

- [1] K. Maruyama, et. al., Proc. 36th. Int. Symp. Dry Process (2014) 111.
- [2] R. Ishimaru, et. Al., JSAP 75th autumn meeting, (Hokkaido, Japan, Sep. 17-20 2014) 19a-PB5-7

## 5. 論文・学会発表(Publication/Presentation)

- (1) J. Inoue, et. Al., International Workshop on Nanodevice Technologies 2017 pp. 54-55

## 6. 関連特許(Patent)

なし。